サイバーサイエンスセンター スーパーコンピューティング研究部 東北大学大学院情報科学研究科超高速情報処理論講座 東北大学工学部機械知能・航空工学科 滝沢・江川研究室, 後藤研究室

English

研究内容

滝沢研究室

未来のスパコンを創造し、それを活用する技術を開拓する

現代の日常生活は様々なコンピュータであふれかえっており、その性能は十分に高くなっていると感じている人も多いかもしれません。しかし、最新型のコンピュータでも性能が全然足りない分野はたくさんあります。特に科学技術の多様な分野において、大規模コンピュータシステム(いわゆるスーパーコンピュータ、スパコン)を使った数値シミュレーションは必要不可欠な存在になっており、世界中でし烈なスパコン開発競争が起こっています。現在でもスパコンは大規模で複雑な計算システムですが、高性能化を実現するために今後さらなる大規模化、複雑化が避けられません。そのように大規模で複雑なスパコンを使いこなすことは、それ自体が重要な研究課題です。我々はこの課題に対して、システム設計からそれを使いこなすプログラミングや利用技術まで、高性能計算技術を幅広く研究開発しています。特にスパコンの性能を引き出すことができるようにプログラムを修正する作業(性能最適化)を支援するために、大規模な国際共同研究プロジェクトを先導し、先駆的な研究を行っています。同研究プロジェクトに関する詳細は以下のページをご覧ください。

(プロジェクトのページ) http://xev.sc.cc.tohoku.ac.jp

機械学習による職人的プログラミングの知能化

現在、スパコンの性能を引き出すために、熟練のプログラマ(いわゆるハッカー)が知識や経験や勘を駆使して職人的なプログラミングを行っています。一方、そのような人間の判断を必要とする様々な作業を機械学習によって代行する試みが、近年多数報告されています。このような背景から我々は、従来なら人間の判断が必要とされてきたスパコン向けプログラミングを、近年の機械学習技術によって代行する可能性を探っています。

また、スパコン技術を機械学習のために効果的に利用する方法も研究しています。例えば、機械学習では多数の「ハイパーパラメータ」を事前に試行錯誤で決めなければならないため、その自動調整をスパコンを使って実現する研究を行っています。

一部が壊れても動き続けるスパコン

さらなる高性能を実現するために、スパコンの今後ますますの大規模化は避けられません。その結果として、部品点数の増加やシステムソフトウェアの複雑化等の要因で、システムの故障頻度が増加します。将来のシステムの平均故障間隔(故障が起きてから次の故障が発生するまでの平均時間、Mean Time Before Failure, MTBF)は数分程度になると予想する人もいます。このため、長時間実行しなければ答えの出ない、大規模科学技術計算のプログラムを最後まで実行するためには、故障発生時にそれまでの計算を無駄にしない「耐障害性」が必要不可欠です。一般的に、耐障害性を実現するためにはスパコンの性能を犠牲にしなければなりません。このため我々は、なるべく少ない性能コストで耐障害性を実現するための研究を行っています。例えば、耐障害性を実現する方法として、計算の途中結果を一定の時間間隔(チェックポイント間隔)で定期的にファイルとして保存する「チェックポイント処理」が広く使われていますので、時間のかかるファイルへの書き込み処理が計算時間に影響を与えないようにする研究を行っています。

階層的なファイルシステムを上手に利用して、チェックポイント処理が計算時間に与える影響を低減

チェックポイント間隔を自動的に調整

江川研究室

高い性能可搬性への挑戦

年々複雑化が進む高性能計算システムにおいて,大規模科学シミュレーションコードの高い性能可搬性の維持を可能とするHPCリファクタリングに関する研究に取り組んでいます.本研究では,サイバーサイエンスセンターのスパコンで実行されている最先端のアプリケーションのコード最適化(チューニング)を通して,チューニング事例の収集、解析、評価を行い,性能可搬性の高いコードが具備するべき要件を明らかにすることで,高い性能可搬性を実現するためのガイドラインの構築を目指しています.

高性能計算システムのための高効率ジョブスケジューリング

スーパーコンピュータは複数のユーザによって同時に利用されるため,多数のジョブをスケジュール実行しています.しかし,スケジューリングを効率よく行わないと,ユーザジョブの実行遅延や,システム性能・スループットの低下を引き起こします.本研究では,機械学習によりジョブの実行時間を予測し,ジョブに計算資源を効率的に割り振ることで,これらの問題の解決を目指しています.

5.5次元積層型グリーンマイクロアーキテクチャに関する研究

2.5次元,3次元積層技術を用いて,実効性能と電力効率を最大限に高めることが可能な将来のマイクロプロセッサの開発に取り組んでいます.現在,垂直積層技術の適材適所利用によるベクトルプロセッサたのめのオンチップメモリや,三次元積層型チップマルチコアベクトルプロセッサの設計に取り組み,ソフトウェアシミュレーション,試作を通して,その有用性を明らかにしています.

高速・低消費電力演算回路設計

算術演算回路は,マイクロプロセッサの主要な構成要素の一つで,プロセッサによっては数十から数百の演算回路が搭載されているため,その高速・低消費電力化が強く求められています.そこで,算術演算回路の高速化,低消費電力化を目指して,我々はレジスタを用いない低消費電力パイプライン機構や,CNTFET等を用いた細粒度三次元積層型演算回路設計手法の確立に取り組んでいます.